

CLIPPEDIMAGE= JP02001308140A

PAT-NO: JP02001308140A

DOCUMENT-IDENTIFIER: JP 2001308140 A

TITLE: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING
THE SAME

PUBN-DATE: November 2, 2001

INVENTOR-INFORMATION:

NAME	COUNTRY
URUSHIMA, MICHITAKA	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
NEC CORP	N/A

APPL-NO: JP2000123306

APPL-DATE: April 24, 2000

INT-CL (IPC): H01L021/60;H01L023/12

ABSTRACT:

PROBLEM TO BE SOLVED: To mount a high density semiconductor device on an interposer or the like with a high reliability, simplify a mounting structure, facilitate a mounting work, reduce the number of mounting processes, and increase an yield to provide a semiconductor device at a low cost, and facilitate the replacement after mounting, etc.

SOLUTION: The semiconductor device 3 comprises a semiconductor chip 11, Au ball bumps 21 formed on chip electrodes 12 by a stud bump method, and a thermoplastic adhesive layer 22 formed on the surface of the semiconductor chip where the chip electrodes 12 of the semiconductor chip are formed. The Au ball

bumps 21 are so formed that their head parts may project above the surface of the adhesive layer 22. By forming the bumps for electric connection and applying the adhesive resin having an adhesive function on the semiconductor chip, a very reliable bonding can be realized, In addition, a method of forming a wiring pattern by pasting a copper foil on a semiconductor wafer, a multichip module electrically connected by bumps pasted to each other through an adhesive layer, or the like are provided.

COPYRIGHT: (C)2001, JPO

(51) Int.Cl.⁷H 01 L 21/60
23/12

識別記号

3 1 1

F I

H 01 L 21/60
23/12

テ-マコト(参考)

3 1 1 Q 5 F 0 4 4
L

審査請求 未請求 請求項の数25 O L (全 23 頁)

(21)出願番号

特願2000-123306(P2000-123306)

(22)出願日

平成12年4月24日 (2000.4.24)

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 漆島 路高

東京都港区芝5丁目7番1号 日本電気株式会社内

(74)代理人 100095740

弁理士 関口 宗昭


Fターム(参考) 5F044 KK03 KK18 LL11 LL15 QQ03
QQ04 RR01 RR02 RR03 RR10
RR18

(54)【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】高密度型半導体装置を高い信頼性をもってインターポーラ等に実装可能にすること、実装構造簡素化、実装の容易化、実装工数の削減、歩留まりの向上を図り、半導体装置を安価に提供すること、実装後の交換の容易化等。

【解決手段】半導体装置3は、半導体チップ11と、チップ電極12上にスタッズバンプ法で付設されたA uポールバンプ21と、半導体チップのチップ電極12が形成された面上に敷設された熱可塑性の接着剤層22とを備え、A uポールバンプ21が接着剤層22の表面上にその先端部を突出して構成される。半導体チップ上に電気的接合をするためのバンプと接着機能を有する接着樹脂を形成することで信頼性の高い接合を実現する。その他、半導体ウエハに銅箔を貼り合わせ配線パターンを形成する方法、接着剤層を介して貼り合わせたバンプで電気的に接続したマルチチップモジュールなど。



【特許請求の範囲】

【請求項1】 半導体チップと、前記半導体チップの電極上に付設されたスタッドバンプと、前記半導体チップの前記電極の形成面上に敷設された接着剤層とを備え、前記スタッドバンプが前記接着剤層の表面上に突出してなることを特徴とする半導体装置。

【請求項2】 請求項1に記載の半導体装置を熱圧着によりインターポーラにボンディングした半導体装置。

【請求項3】 半導体チップと、前記半導体チップの電極の形成面上に敷設された保護樹脂層と、前記半導体チップの電極上に付設され、前記保護樹脂層の表面上に露出するバンプと、前記保護樹脂層の表面に硬化したフラックスを介して接着され、前記バンプに電気的に接続するインターポーラとを備えてなることを特徴とする半導体装置。

【請求項4】 前記インターポーラにデバイスホールが設けられてなることを特徴とする請求項2又は請求項3に記載の半導体装置。

【請求項5】 半導体チップと、前記半導体チップの電極の形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプと、前記接着剤層の表面に接着され、一部を前記バンプに接合する配線パターンと、前記配線パターンを絶縁被覆するとともに選択的に開口し外部接続部を形成する絶縁被覆層とを備えてなることを特徴とする半導体装置。

【請求項6】 半導体チップと、前記半導体チップの電極の形成面上に敷設された保護樹脂層と、前記半導体チップの電極上に付設され、前記保護樹脂層の表面上に露出するバンプと、前記保護樹脂層の表面に硬化したフラックスを介して接着され、一部を前記バンプに接合する配線パターンと、前記配線パターンを絶縁被覆するとともに選択的に開口し外部接続部を形成する絶縁被覆層とを備えてなることを特徴とする半導体装置。

【請求項7】 半導体チップと、前記半導体チップの電極形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプとからなる半導体装置を2以上備え、一の前記半導体装置の前記接着剤層が敷設された面の一部と、他の一の前記半導体装置の前記接着剤層が敷設された面の一部又は全部とが貼り合わされ、かつ、その貼り合わせ面で互いの前記バンプにより電気的に接続されてなることを特徴とする半導体装置。

【請求項8】 表裏に電極が形成された半導体チップと、前記半導体チップの表面又は裏面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプとからなる半導体装置が2以上積み重なり、上下の前記半導体装置は前記接着剤層により貼り合わされるとともに、互いの電極が前記バンプを介して接続されてなることを特徴とする半導

体装置。

【請求項9】 前記接着剤層を接着性を有する熱可塑性樹脂とすることを特徴とする請求項1、請求項2、請求項5、請求項7又は請求項8半導体装置。

【請求項10】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハを切断し前記半導体チップを個片に分離することを特徴とする半導体装置の製造方法。

【請求項11】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハを切断し前記半導体チップを個片に分離し、前記半導体チップを1個又は2個以上、一枚の配線基材に搭載して、加熱、押圧することにより前記接着剤層による前記配線基材との接着及び前記バンプによる前記配線基材上の配線との電気接続を行うことを特徴とする半導体装置の製造方法。

【請求項12】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハを切断し前記半導体チップを個片に分離し、前記半導体チップの1個又は2個以上につき、前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、前記バンプを前記配線基材の配線上に配置し、加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させることを特徴とする半導体装置の製造方法。

【請求項13】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと配線基材とを前記接着剤層を介して貼り合わせ、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。

【請求項14】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと配線基材とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記配線基材への接着及び前記バンプによる前記配線基材上の配線への電気接続を行い、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。

07/24/2002, EAST Version: 1.03.0002

【請求項15】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、前記バンプを前記配線基材の配線上に配置し、加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。

【請求項16】 半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記接着剤層を介して貼り合わせ、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法。

【請求項17】 半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法。

【請求項18】 半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記保護樹脂層を介して合わせて、加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法。

【請求項19】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記接着剤層を介して貼り合わせ、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。

【請求項20】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断

し個片に分離することを特徴とする半導体装置の製造方法。

【請求項21】 半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記保護樹脂層を介して合わせ、加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法。

【請求項22】 前記金属箔を配線パターンに形成した後、前記配線パターン上に絶縁被覆層を選択的に形成することを特徴とする請求項16から請求項21のうちいずれかに記載の半導体装置の製造方法。

【請求項23】 前記配線パターン上に絶縁被覆層を選択的に形成した後、前記絶縁被覆層の開口部により露出した配線パターンのランド部に半田ボールを付設することを特徴とする請求項22に記載の半導体装置の製造方法。

【請求項24】 前記接着剤層を接着性を有する熱可塑性樹脂とすることを特徴とする請求項10、請求項11、請求項13、請求項14、請求項16、請求項17、請求項19又は請求項20に記載の半導体装置の製造方法。

【請求項25】 半導体チップと、前記半導体チップの電極の形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプと、テープ基板と、インターポーラーとを備え、前記テープ基板の表面上に前記半導体チップが前記接着剤層によって接着されるとともに前記バンプによって電気的に接続し、前記テープ基板の裏面側に前記インターポーラーを導通可能に接続してなることを特徴とする半導体装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に、フリップチップ方式の高密度型半導体装置(HDP: high density package)、これをインターポーラーに実装した半導体装置(特に、CSP: Chip Size (Scale) Package)及び前記HDPを複数組み合わせたマルチチップモジュール(MCM: multi chip module, stackedMCP: multi chip package)並びにそれらの製造方法に関するものである。

【0002】

【従来の技術】近時、半導体装置の実装の高密度化に関して盛んに研究開発がなされてきており、パッケージの形態や実装方法について多くの構造や方法が提案された。その形態は多ピン化、軽薄短小化の要請の下、従来

の半導体パッケージの代表とされたQFP (Quad Flat Package) からエリアアレイ状のBGA (Ball Grid Array) パッケージへと推移し、CSPと称されるパッケージサイズをチップサイズとほぼ同等なサイズに小型化した高密度型半導体パッケージが、小型電子機器に数多く採用されてきている。現在、これらBGA、CSPに使用されるインターポーラーとしては、ポリイミド等からなる配線テープ、ガラスエポキシ等からなるプリント配線板タイプのプリント基板、セラミック基板の3種が主流となっている。このインターポーラーは半導体チップと実装基板を電気的機械的に密接に接続するものである。

【0003】インターポーラーへ半導体チップを高密度に実装する理想的な技術としてフリップチップ技術がある。図11 (a) に従来のフリップチップ技術を用いたフリップチップBGAの断面図を示す。フリップチップ技術では、半導体チップ11の電極12上にバンプ (突起状電極) 13を形成した半導体装置1を用いる。このバンプ13は、Au、Cu、Pb-Sn等の材料からなりフォトリソグラフィー技術及びメッキ法を用いて形成されている。この半導体装置1をインターポーラー14にフェイスダウンボンディングする。その際、バンプ13はインターポーラー14の表面上の配線パターン15の各端部に形成されたボンディングパッド16に、金属接合によって電気的接続する。このフリップチップ技術によれば、多ピン化、実装面積の狭小化、信号処理の高速化が実現できる。

【0004】しかし、かかるフリップチップ実装では、半導体装置1をインターポーラー14に実装した際、半導体チップ11とインターポーラー14との熱膨張差により、半導体装置1とインターポーラー14との接合部に応力集中が生じ、接続不良が発生することがある。したがって、十分な信頼性を確保しがたい。そのため、実装信頼性を確保する努力と、実装後の不良品を個別単位で交換可能にすることが必須である。かかる実装の信頼性を確保するために、保護樹脂を半導体チップ11とインターポーラー14の間に充填するアンダーフィル技術が開発されている。図11 (b) に従来のフリップチップ技術及びアンダーフィル技術を用いたフリップチップBGAの断面図を示す。このアンダーフィル技術は、半導体装置1をインターポーラー14に実装した後、半導体チップ11とインターポーラー14の間にエポキシ樹脂等のアンダーフィル樹脂17を充填し、半導体チップ11の表面を保護するとともに、バンプ13の周辺を補強して接続信頼性を高めるものである。

【0005】しかしながら、電極12の狭ピッチ (ファインピッチ) 化と、それに伴うバンプ13の微細化、半導体チップ11とインターポーラー14との間の狭ギャップ化が進んだ結果、アンダーフィル樹脂17を半導体チップ11とインターポーラー14間に完全に充填することが難しく、また、実装後、未充填部 (ボイド) の有無を

確認することも容易でないという問題がある。かかる問題を解決可能な方法として例えば、特開平5-3183に開示された方法がある。特開平5-3183に開示された方法では、図12に示すように、まず、半導体ウエハ20上に多数割り付けられる半導体チップ11の電極12上にバンプ13を付設する (図12 (b))。次いで樹脂を半導体ウエハ20 (半導体チップ11) の表面に塗布し保護膜18を形成し、その後、保護膜18を硬化させる (図12 (c))。次に、半導体ウエハ20 (半導体チップ11) の裏面を研削し、チップの薄型化を図る (図12 (d))。また、保護膜18を研削し、バンプ13の表面を露出させ、半導体装置2を完成させる。半導体装置2をインターポーラーに実装する際には、インターポーラー側にもバンプを設け、バンプ13と接合させる。この方法では半導体チップ11の表面が確実に被覆保護される。電気選別を行って良品のみをインターポーラーに搭載することができ、かつ、保護樹脂18を形成後に半導体ウエハ20 (半導体チップ11) を研削するためチップ厚を50μm程度まで薄くでき、薄型化に適している。また、インターポーラーに搭載後に不良が発生した場合、エポキシ樹脂などでインターポーラーに完全固定するわけではないので、個別単位で容易に交換ができる。

【0006】一方、特開平11-26642号には、バンプ80を有する半導体装置70と、通孔102を有する接着剤シート98と、接続孔96を有するインターポーラー72Bとをそれぞれ別個に作製し、その後これらを組み立てる方法が開示されている。この方法によれば、バンプ80と接続孔96との位置決めを行なった上で、半導体装置本体70とインターポーラー72Bとの間に接着剤シート98を介装して、対向するバンプ80と接続孔96との間に通孔102を介在させ、半導体装置70をインターポーラー72Bに押圧し、バンプ80を通孔102に通して接続孔96に接続させ、接着固定する (図13参照)。また、同公報においては、接着剤シート98の代わりに異方性導電膜を使用する方法が開示されている。

【0007】また、特開平8-102474には、半導体チップの電極が形成された主面上に接着剤を敷設後、電極上の接着剤を取り除き接着剤層に孔を形成して電極を露出させ、さらにその後、その孔にバンプを充填する方法が開示されている。かかる公報によると、半導体ウエハーの一面全域にポリイミドやエポキシ等の感光性樹脂による接着層を形成し、電極パッドを露出させるために、これに対応する接着層に孔をケミカルエッチングにより形成するとされている。その後、その孔にメッキ法等でAu等の金属を充填するとされている。

【0008】

【発明が解決しようとする課題】しかし、以上の従来技術にあってはさらに次のような問題があった。特開平5-3183に開示された方法では、バンプ13と半導体

チップ11は保護膜18で固定されているため、半導体チップ11とバンプ13との接合面の基板実装時の信頼性はあるが、種々のインターポーラーに実装する際には、インターポーラーとの接合面の信頼性が十分に確保できない。また、半導体チップ11を薄くすることで、接合界面より半導体チップ11に熱ストレス、反りストレスがかかり、半導体チップ11自体が破壊される場合があった。これは、種々のインターポーラーに実装する際に接続端子（バンプ）のみでインターポーラーとの熱及び機械的ストレスを受けていたため、端子配置やピン数、チップ（パッケージ）サイズ、チップ厚等に対する依存性が大きいためである。この接合信頼性を確保するためには、やはりアンダーフィル樹脂を注入する必要が生じるが、その場合、実装構造の複雑化及び実装工数の増加を招きコスト増となるという問題がある。また上述したように、アンダーフィル樹脂を半導体チップとインターポーラー間に注入することが難しく、特に1000ピン以上の多ピンになるとボイドの発生が多発し、高価な基板を廃材へと変えてしまうなどの問題がある。

【0009】特開平11-26642号に開示された方法によって実装が成功すれば、接着剤シート98が半導体装置70とインターポーラー72Bの双方に接着するとともに、バンプ80の周辺も補強されて接合の信頼性が確保できる。しかし、接着剤シート98の位置を制御して、対向するバンプ80と接続孔96との間に通孔102を精度良く配置することが困難である。特に、電極の狭ピッチ化、バンプの微細化が進んだ細密な半導体装置になる程、困難になるので、半導体装置の微細化に支障を来す。また、実装前からバンプ80の周囲を補強する部材があればよいが、そのような補強部材はないので、押圧時にバンプ80に負荷がかかり、接続不良が生じやすい。異方性導電膜を使用する場合は、シートの位置決めは不要となるものの、やはり、押圧時にバンプにかかる負荷によって接続不良が生じやすい。また、一般に異方性導電膜はあまり安価ではない。したがって、特開平11-26642号に開示された方法によっては、たとえば10mm角に1000ピンの電極が形成された電極密度の高い半導体装置を信頼性高く低成本で実装することは難しかった。

【0010】また、特開平8-102474に開示された方法では、半導体チップの電極が形成された主面上の接着剤層に孔を形成した後に、その孔にバンプを充填するので、ワイヤボンディング技術を応用したスタッダードバンプ法を使用することができない。ワイヤボンディング技術を適用できないと、個別対応力を持てず、多品種少量生産を行うことを困難にするという問題がある。

【0011】一方、インターポーラーのベース材としてボリイミド、BTレジン、セラミックスなどは高価であり、製品価格に対するコスト比重が懸念され、安価な代替手段又は手法が望まれる。また、従来のフリップチ

ップ方式のBGA型半導体パッケージでは、半導体チップの200μという非常に狭いパッドピッチに対応するため、インターポーラーとしてビルトアップBT基板を用いていた。しかし、ビルトアップBT基板は高価であり、製品価格に対するコスト比重が懸念され、安価な代替手段又は手法が望まれる。

【0012】本発明は以上の従来技術における問題に鑑みてなされたものであって、半導体チップの電極（ボンディングパッド）とリードの間に金属バンプを形成して接続するフリップチップボンディングの採用の下、狭ピッチ化されたペアチップと同等の高密度型半導体装置を高い信頼性をもってインターポーラー又は実装基板（以下、インターポーラー等いう。）に実装可能にすること、及び、実装構造簡素化、実装の容易化、実装工数の削減、歩留まりの向上を図り、半導体装置を安価に提供することを課題とする。また、実装後の交換の容易化を図ることを課題とする。さらに、インターポーラーの製造方法を工夫することにより、その工数及び材料費の削減を図り、半導体装置を安価に提供することを課題とする。また、ペアチップと同等の高密度型半導体装置を複数用いて組み立てたマルチチップモジュールを高い信頼性をもって安価に提供することを課題とする。

【0013】
【課題を解決するための手段】前記課題を解決する本出願第1の発明は、半導体チップと、前記半導体チップの電極上に付設されたスタッダードバンプと、前記半導体チップの前記電極の形成面上に敷設された接着剤層とを備え、前記スタッダードバンプが前記接着剤層の表面上に突出してなることを特徴とする半導体装置である。

【0014】したがって本出願第1の発明の半導体装置によれば、スタッダードバンプを選択しているので、ワイヤボンディング技術を適用することができる。そのため、個別対応力があり、多品種少量生産に容易に対応することができるという利点がある。また、スタッダードバンプが接着剤層の表面上に突出しているので、インターポーラー等のリード上にそのまま（リード上にバンプを設けずに）熱圧着接合することができる。さらに、接着剤層がスタッダードバンプをその周囲から補強し、実装時スタッダードバンプに負担がかからない。また、インターポーラー等に接着すると、接着剤層によって半導体チップとインターポーラー等との間に完全に封止される。したがって、アンダーフィルを用いずに、十分な信頼性を確保し、簡素な構造、工程で、狭ピッチ化されたペアチップと同等の高密度型半導体装置をインターポーラー等に容易に実装することができ、歩留まりの向上が図られ、安価に製造することができるという利点がある。

【0015】また本出願第2の発明は、本出願第1の発明の半導体装置を熱圧着によりインターポーラーにボンディングした半導体装置である。

【0016】したがって本出願第2の発明の半導体装置

によれば、本出願第1の発明の半導体装置を使用するので、上述したように信頼性が高く、安価であるという利点がある。また、2以上ボンディングした場合、高密度実装のMCMとなる。

【0017】また本出願第3の発明は、半導体チップと、前記半導体チップの電極の形成面上に敷設された保護樹脂層と、前記半導体チップの電極上に付設され、前記保護樹脂層の表面上に露出するバンプと、前記保護樹脂層の表面に硬化したフラックスを介して接着され、前記バンプに電気的に接続するインターポーラーを備えてなることを特徴とする半導体装置である。

【0018】したがって本出願第3の発明の半導体装置によれば、保護樹脂層とインターポーラーとの間にその双方に接合して硬化したフラックスを備えているので、半導体チップがインターポーラーに強固に固定され、高い接合信頼性が確保されるという利点がある。バンプとインターポーラーの接続の際に熱硬化性フラックスを使用しておれば、工程増とならず、アンダーフィルを使用する必要もない。

【0019】また本出願第4の発明は、本出願第2の発明又は本出願第3の発明の半導体装置において、前記インターポーラーにデバイスホールが設けられてなることを特徴とする半導体装置である。

【0020】ここで、デバイスホールとは、インターポーラーの半導体チップが搭載される面に設けられた孔をいう。但し、チップ電極の搭載領域は除く。したがって本出願第4の発明の半導体装置によれば、インターポーラーにデバイスホールが設けられているので、ポップコーン現象によるインターポーラーと接着剤層との界面の破壊が防がれるとともに、デバイスホールにより露出する半導体チップ表面が接着剤層により樹脂封止されているので、半導体チップをインターポーラーに搭載後、改めてアンダーフィル等の保護樹脂を充填、付設等する必要はないという利点がある。

【0021】また本出願第5の発明は、半導体チップと、前記半導体チップの電極の形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプと、前記接着剤層の表面に接着され、一部を前記バンプに接合する配線パターンと、前記配線パターンを絶縁被覆するとともに選択的に開口し外部接続部を形成する絶縁被覆層とを備えてなることを特徴とする半導体装置である。

【0022】したがって本出願第5の発明の半導体装置によれば、インターポーラーに該当する部分が、配線パターンと絶縁被覆層のみであるため、インターポーラーのベース材として使用されるポリイミド、BTレジン、セラミックスなどの高価な材料を使用せずに、かつ、インターポーラーの機能、すなわち、半導体チップと実装基板との間に介在してチップ電極のピッチより広いピッチの端子を配列させて実装基板に実装可能にする機能を持つこ

とができる。その結果、既存のインターポーラーを使用せずに済み、安価に製造することができるという利点がある。また、配線パターンは接着剤層によって固定され高い接合信頼性が確保されるという利点がある。

【0023】また本出願第6の発明は、半導体チップと、前記半導体チップの電極の形成面上に敷設された保護樹脂層と、前記半導体チップの電極上に付設され、前記保護樹脂層の表面上に露出するバンプと、前記保護樹脂層の表面に硬化したフラックスを介して接着され、一部を前記バンプに接合する配線パターンと、前記配線パターンを絶縁被覆するとともに選択的に開口し外部接続部を形成する絶縁被覆層とを備えてなることを特徴とする半導体装置である。

【0024】したがって本出願第6の発明の半導体装置によれば、インターポーラーに該当する部分が、配線パターンと絶縁被覆層のみであるため、インターポーラーのベース材として使用されるポリイミド、BTレジン、セラミックスなどの高価な材料を使用せずに、かつ、インターポーラーの機能、すなわち、半導体チップと実装基板との間に介在してチップ電極のピッチより広いピッチの端子を配列させて実装基板に実装可能にする機能を持つことができる。その結果、既存のインターポーラーを使用せずに済み、安価に製造することができるという利点がある。また、配線パターンは硬化したフラックスによって固定され高い接合信頼性が確保されるという利点がある。バンプと配線パターンの接続の際に熱硬化性フラックスを使用しておれば、工程増とならず、アンダーフィルを使用する必要もない。

【0025】また本出願第7の発明は、半導体チップと、前記半導体チップの電極形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプとからなる半導体装置を2以上備え、一の前記半導体装置の前記接着剤層が敷設された面の一部と、他の一の前記半導体装置の前記接着剤層が敷設された面の一部又は全部とが貼り合わされ、かつ、その貼り合わせ面で互いの前記バンプにより電気的に接続されてなることを特徴とする半導体装置（マルチチップモジュール）である。

【0026】本出願第7の発明は、半導体チップの電極形成面が向き合わせに貼り合わされたマルチチップモジュールであり、実装密度が高く、接着剤層により信頼性の高い接合が確保されているという利点がある。なお、半導体チップどうしの接着面から外れた範囲の接着剤層が敷設された面に、インターポーラー等を接着し、その範囲でバンプをインターポーラー等のリードに接合させて実装することができる。

【0027】また本出願第8の発明は、表裏に電極が形成された半導体チップと、前記半導体チップの表面又は裏面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバン

アとからなる半導体装置が2以上積み重なり、上下の前記半導体装置は前記接着剤層により貼り合わされるとともに、互いの電極が前記バンプを介して接続されてなることを特徴とする半導体装置（マルチチップモジュール）である。

【0028】本出願第8の発明の半導体装置は、複数の半導体チップを貼り合わせながら積み重ね、バンプにより導通をとったマルチチップモジュールであり、実装密度が高く、接着剤層により高い信頼性が確保できているという利点がある。

【0029】また本出願第9の発明は、本出願第1の発明、本出願第2の発明、本出願第5の発明、本出願第7の発明又は本出願第8の発明の半導体装置において、前記接着剤層を接着性を有する熱可塑性樹脂とすることを特徴とする。

【0030】したがって本出願第9の発明の半導体装置によれば、接着剤層を接着性を有する熱可塑性樹脂とするので、接着剤層に熱をあたえれば、半導体チップを母材から離脱することができるので、接着後、不良が発生した半導体チップを個別に交換することができるという利点がある。特に、一枚の配線基材に多数の半導体チップを接着した後にも、不良品を交換できるので、配線基材を無駄にせずに済むという利点がある。

【0031】また本出願第10の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハを切断し前記半導体チップを個片に分離することを特徴とする半導体装置の製造方法である。

【0032】したがって本出願第10の発明の半導体装置の製造方法によれば、インターポーラ等との接着と電気的接続を得るとともに接合部が封止される信頼性の高い実装を容易に実現できる半導体装置を簡便なプロセスによって製造することができる。バンプ付設後に接着剤層を形成するので、接着剤層に孔を空け加工を施す必要がない。そのため、リソグラフィ技術によるマスク設計、レジスト塗布、露光、現像、エッチングと、多くのプロセスを経て接着剤層を形成する必要がなく、ワイヤボンディング技術によりバンプ付設後、接着剤を敷設し、エッチングすれば完成する。

【0033】また本出願第11の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハを切断し前記半導体チップを個片に分離し、前記半導体チップを1個又は2個以上、一枚の配線基材に搭載して、加熱、押圧することにより前記接着剤層による前記配線基材との接着及び前記バンプによる前記配線基材上の配線との電

気接続を行うことを特徴とする半導体装置の製造方法である。

【0034】したがって本出願第11の発明の半導体装置の製造方法によれば、本出願第10の発明と同様の利点があるとともに、インターポーラへの接着と電気的接続を同時にを行うので、半導体チップ上のすべての電極のインナーリードボンディングと、半導体チップと配線基材の接着及びその接合面の封止が一度に成され、半導体パッケージ製造の工程数が大幅に削減されるとともに、
10 工程所要時間が大幅に削減されるという利点がある。例えば、一枚の配線基材に電極が1000ピン設けられている半導体装置を30個搭載する場合、従来のシングルポイントボンディング法では、一つの電極のボンディングにつき0.1秒かかるとして、のべ3000秒かかるてしまう。しかし、本出願第11の発明によれば、10～20秒程度ですべてのボンディングが完了し、しかも接着も完了するので、大きな時間的・経済的利益をもたらす。また接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。なお、配線基材には、配線テープや、プラスチック基板、セラミック基板、リードフレーム等が該当する。

【0035】また本出願第12の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハを切断し前記半導体チップを個片に分離し、前記半導体チップの1個又は2個以上につき、前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、前記バンプを前記配線基材の配線上に配置し、加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させることを特徴とする半導体装置の製造方法である。

【0036】したがって本出願第12の発明の半導体装置の製造方法によれば、一括リフローによりバンプと配線基材上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材とを接合させるので、インターポーラへの接着と電気的接続が同時に行われ、本出願第11の発明と同様に半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0037】また本出願第13の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと配線基材とを前記接着剤層を介して貼り合わせ、前記半導体チッ

アの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。

【0038】したがって本出願第13の発明の半導体装置の製造方法によれば、半導体チップと、配線基材を貼り合わせて切断するので、半導体ウエハのダイシングと、配線基材のダイシングとで2回必要であったダイシング工程が1回となるという利点がある。本出願第13の発明の半導体装置の製造方法によれば、半導体チップの面積とインターポーザの面積が等しく完全に重なり合ったCSPを簡単に製造することができる。インターポーザの面積を半導体チップの面積より大きくとったフランジ型の半導体パッケージを製造する場合には、上記本出願第11の発明のように前記半導体チップを個片に分離した後に、配線基材上に搭載すると良い。また接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0039】また本出願第14の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと配線基材とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記配線基材への接着及び前記バンプによる前記配線基材上の配線への電気接続を行い、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。

【0040】したがって本出願第15の発明の半導体装置の製造方法によれば、本出願第13の発明と同様の利点があるとともに、インターポーザへの接着と電気的接続を同時に行うので、半導体チップ上のすべての電極のインナーリードボンディングと、半導体チップと配線基材の接着及びその接合面の封止が一度に成され、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0041】また本出願第15の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記バンプ及び前記保護樹脂層又はそれらに対応する配線基材上に熱硬化性フラックスを塗布し、前記バンプを前記配線基材の配線上に配置し、加熱して前記バンプを前記配線に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。

【0042】したがって本出願第15の発明の半導体装置の製造方法によれば、本出願第13の発明と同様の利点があるとともに、一括リフローによりバンプと配線基

板上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材を接合させるので、インターポーザへの接着と電気的接続が同時に行われ、本出願第11の発明と同様に半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0043】また本出願第16の発明は、半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記接着剤層を介して貼り合わせ、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法である。

【0044】したがって本出願第16の発明の半導体装置の製造方法によれば、半導体チップをベースにして、半導体チップと実装基板との間を繋ぐ配線パターンを形成するので、他にインターポーザを用いる必要がなくなり、その分の材料とプロセスが削減され、低コスト化が図られるという利点があり、また、半導体パッケージの薄型化が図られるという利点がある。接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0045】また本出願第17の発明は、半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記接着剤層を介して合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法である。

【0046】したがって本出願第17の発明の半導体装置の製造方法によれば、本出願第16の発明の利点が得られるとともに、金属箔への接着と電気的接続を同時にを行うので、半導体チップ上のすべての電極のインナーリードボンディングと、半導体チップと金属箔の接着及びその接合面の封止が一度に成され、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。

【0047】また本出願第18の発明は、半導体チップの電極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記半導体チップと金属箔とを前記保護樹脂層を介して合わせ、加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記金属箔を配線パターンに形成することを特徴とする半導体装置の製造方法である。

【0048】したがって本出願第18の発明の半導体装置の製造方法によれば、本出願第16の発明と同様の利点が得られるとともに、一括リフローによりバンプと配線基板上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材を接合させるので、インターボーザへの接着と電気的接続が同時に行われ、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0049】また本出願第19の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記接着剤層を介して貼り合わせ、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。

【0050】したがって本出願第19の発明の半導体装置によれば、半導体ウエハ上に施すプロセスにおいて、半導体チップと実装基板との間を繋ぐ配線パターンが半導体チップに付設されるので、他にインターボーザを用いる必要がなくなり、その分の材料とプロセスが削減され、低コスト化が図られるという利点があり、また、半導体パッケージの薄型化が図られるという利点がある。接着剤層により信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0051】また本出願第20の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電極上にバンプを付設し、前記バンプが付設された面に接着剤層を敷設し、前記接着剤層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記接着剤層を介して貼り合わせて、加熱、押圧することにより前記接着剤層による前記金属箔への接着及び前記バンプによる前記金属箔への電気接続を行い、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。

【0052】したがって本出願第20の発明の半導体装置の製造方法によれば、本出願第19の発明の利点が得られるとともに、金属箔への接着と電気的接続を同時に行うので、半導体チップ上のすべての電極のインナーリードボンディングと、半導体チップと金属箔の接着及びその接合面の封止が一度に成され、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。

【0053】また本出願第21の発明は、半導体ウエハ上に半導体チップを所定数形成し、各半導体チップの電

極上にバンプを付設し、前記バンプが付設された面に保護樹脂層を敷設し、前記保護樹脂層の全面を前記バンプが突出するまでエッチングし、前記半導体ウエハと金属箔とを前記保護樹脂層を介して貼り合わせ、加熱して前記バンプを前記金属箔に半田付けするとともに前記熱硬化性フラックスを硬化させ、前記金属箔を配線パターンに形成し、その後に、前記半導体チップの外周に沿って切断し個片に分離することを特徴とする半導体装置の製造方法である。

10 【0054】したがって本出願第21の発明の半導体装置の製造方法によれば、本出願第19の発明の利点が得られるとともに、一括リフローによりバンプと配線基板上の配線とが接合するとともに、保護樹脂層と配線基材との間に介在するフラックスが硬化して半導体チップと配線基材を接合させるので、インターボーザへの接着と電気的接続が同時に行われ、半導体パッケージ製造の工程数が大幅に削減されるとともに、工程所要時間が大幅に削減されるという利点がある。また硬化したフラックスにより信頼性の高い接合が得られ、アンダーフィルを使用する必要もない。

【0055】また本出願第22の発明は、本出願第16の発明から本出願第21の発明のうちいずれか一の発明の半導体装置の製造方法において、前記金属箔を配線パターンに形成した後、前記配線パターン上に絶縁被覆層を選択的に形成することを特徴とする。

【0056】本出願第22の発明の半導体装置の製造方法によれば、配線パターン上に絶縁被覆層を選択的に形成することにより、配線パターンが絶縁被覆され、絶縁被覆層の開口部によって配線パターンの一部が露出し、外部と電気的接続をするための電極（ランド部）が形成される。これをLGA型パッケージとしても使用しても良い。

【0057】また本出願第23の発明は、本出願第22の発明の半導体装置の製造方法において、前記配線パターン上に絶縁被覆層を選択的に形成した後、前記絶縁被覆層の開口部により露出した配線パターンのランド部に半田ボールを付設することを特徴とする。

【0058】本出願第23の発明によれば、BGA型パッケージが得られる。

40 【0059】また本出願第24の発明は、本出願第10の発明、本出願第11の発明、本出願第13の発明、本出願第14の発明、本出願第16の発明、本出願第17の発明、本出願第19の発明又は本出願第20の発明の半導体装置の製造方法において、前記接着剤層を接着性を有する熱可塑性樹脂とすることを特徴とする。

【0060】したがって本出願第24の発明の半導体装置の製造方法によれば、接着剤層を接着性を有する熱可塑性樹脂とすることで、接着剤層に熱をあたえれば、半導体チップを母材から離脱することができるので、接着後、不良が発生した半導体チップを個別に交換すること

ができるという利点がある。特に、一枚の配線基材に多数の半導体チップを接着した後にも、不良品を交換できるので、配線基材を無駄にせずに済むという利点がある。

【0061】また本出願第25の発明は、半導体チップと、前記半導体チップの電極の形成面上に敷設された接着剤層と、前記半導体チップの電極上に付設され、前記接着剤層の表面上に露出するバンプと、テープ基板と、インターポーラーとを備え、前記テープ基板の表面に前記半導体チップが前記接着剤層によって接着されるとともに前記バンプによって電気的に接続し、前記テープ基板の裏面側に前記インターポーラーを導通可能に接続してなることを特徴とする半導体装置である。

【0062】

【発明の実施の形態】以下に本発明の一実施の形態の半導体装置及びその製造方法につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。

【0063】実施の形態1

まず、本発明の実施の形態1の半導体装置及びその製造方法につき、図1を参照して説明する。図1は本発明の実施の形態1の半導体装置及びその製造方法を説明するための工程断面図である。

【0064】図1(d)に示すように、実施の形態1の半導体装置3(HDP: high density package)は、半導体チップ11と、チップ電極12上にスタッダードバンプ法で付設されたAuボールバンプ21と、半導体チップのチップ電極12が形成された面上に敷設された熱可塑性の接着剤層22とを備え、Auボールバンプ21が接着剤層22の表面上にその先端部を突出して構成される。接着後の不良品の交換を考慮して接着剤層22を熱可塑性の接着剤としたが、交換が不要の場合は、熱可塑性の接着剤とせず、熱硬化性の接着剤としても良い。

【0065】この半導体装置3は以下のように製造する。図1の(a)以下に、半導体ウエハ20に構成される1つの半導体チップ11を取り出して拡大した図を示した。まず、半導体ウエハ20上に半導体チップ11を所定数形成した後、各半導体チップ11のチップ電極12上にAuボールバンプ21を付設する。このAuボールバンプ21は、ワイヤボンディング技術を応用したスタッダードバンプ法により形成されるスタッダードバンプである。すなわち、ワイヤボンディング装置を用い、キャビラリから延出した金線の先端部に金ボールを形成し、この金ボールをチップ電極12上に押圧する。続いてキャビラリを超音波振動させて金ボールをチップ電極12に超音波溶接し、金線を切断する。以上のようにして、Auボールバンプ21をチップ電極12上に形成する(図1(b))。次に、Auボールバンプ21が付設された面に、例えば、熱可塑系PI樹脂を50μm程度塗布し、流動性がない程度に仮硬化することにより、接着剤

層22を敷設する(図1(c))。次に、接着剤層22の全面をKOH、又はN2H4(ヒドラジン)等のエッティング溶液に浸し、Auボールバンプ21が突出するまでエッティングする(図1(d))。

【0066】以上の工程により分離前の半導体装置3が構成される。この後、半導体ウエハ20を切断し半導体装置3を分離して、次のプロセスに用いるか、又はそのまま、次のプロセスに用いる。これについては以下に説明する。

10 【0067】実施の形態2

次ぎに本発明の実施の形態2の半導体装置及びその製造方法につき図2(a)を参照して説明する。図2(a)は本発明の実施の形態2の半導体装置を示す断面図である。

【0068】図2(a)に示す半導体装置は、半導体装置3を熱圧着によりインターポーラーとしての配線テープ23にボンディングし、樹脂モールドした半導体装置(BGA型半導体パッケージ)である。製造に当たっては、まず、上記半導体ウエハ20(図1参照)を切断し半導体装置3を個片に分離する。次に、半導体装置3を1個又は2個以上、一枚の配線テープ23に搭載して、加熱、押圧することにより接着剤層22による配線テープ23との接着及びAuボールバンプ21による配線テープ23上の銅配線24との電気接続を行う。それには以下のように行うと良い。

【0069】配線テープ23としては、チップ電極12に対応する範囲で銅配線24が、絶縁フィルム25に支持されているもの、すなわち、絶縁フィルム25のチップ電極12に対応する範囲にボンディングツールを当てるための孔部が設けられていないものを用いる。本実施形態ではボンディングツールによるシングルポイントボンディング法を採用しないからである。まず、配線テープ23を0.2~1.0mm厚程度のシリコンシート(図示せず)上に設置し、半導体装置3を銅配線24上のAuメッキパッド26上に位置決めし搭載する。その後、これらの雰囲気を真空にする。その真空雰囲気内で、一のヒータプレート(図示せず)を上方から降ろし、多数の半導体チップ11の裏面(電極形成面の反対側)に押しつけることにより、配線テープ23を各半導体チップ11のチップ電極12が形成された面のほぼ全範囲に押圧しつつ、接着剤層22及びAuボールバンプ21を含むインナーリード接続部に熱を加える。このとき、チップ電極12に対応する範囲で銅配線24が、絶縁フィルム25に支持されているので、ヒータプレートの押圧力をインナーリード接続部に確実に伝えることができる。この押圧は、真空中で行われるので、半導体チップ11と接着剤層22の間に空気が溜まることがなくなり接着も良好に行える。なお、予め、接着剤層22の最適な接着を得るための加熱値及び加圧値と、Auボーランプ21による最適な金属接合を得るための加熱値

30 40 50

及び加圧値とがほぼ同一の値なるように両者を選定しておくと良い。そのようにすれば、接着剤層22及びインナーリード接続部の双方に過不足なく熱及び押圧力を加えることができ、そのため、良好な接着状態及び金属接合状態を得ることができるからである。

【0070】以上のようにして、Auポールバンプ21を溶融させるとともに接着剤層22を硬化させ、Auメッキパッド26とAuポールバンプ21との金属接合と、接着剤層22による半導体チップ11と配線テープ4との接着とを完了させる。その結果、良好な接着状態及び金属接合状態を得ることができる。真空雰囲気内で行つたため、半導体チップ11のチップ電極12が形成された面と接着剤層22との間にボイドを発生させることができない。チップサイズが大きいほど、ボイドの発生が懸念される。そのような場合には、本実施の形態のように真空雰囲気内で貼り合わせることが有効である。例えば、Auメッキパッド26とAuポールバンプ21とは270°C、10秒、980mN/バンプ程度の条件で容易に導通がとれる接合ができる。この場合、270°C、10秒、980mN/バンプ程度の条件で接着剤層22による半導体チップ11と配線テープ4との接着が好適に完了するように接着剤層22に使用する接着剤の組成、接着剤層22の層厚等を選定すると良い。

【0071】その後、半導体装置3が搭載された配線テープを樹脂モールド装置に移送し、金型に収め、配線テープ23の半導体装置3が接合された面を樹脂封止する。さらに、封止樹脂27を硬化させ、カバーレジスト50を形成し、半田ボール31を付設し、個々のパッケージにダイシングする。以上により図2(a)に示した半導体装置(BGA型半導体パッケージ)が得られる。

【0072】図2(a)には、シングルチップパッケージが示されるが、一パッケージ内に複数の半導体装置3を、並設し、マルチチップパッケージとしても良い。

【0073】また、半導体ウエハ20を切断し半導体装置3を個片に分離する前に、半導体ウエハ20と配線テープ23とを接着剤層22を介して貼り合わせ、その後に、半導体チップ11の外周に沿って切断し個片に分離して製造することも有効である。この場合、半導体チップ11の各端面と、配線テープ23の各端面とがそれぞれ同一切面として同一平面で構成される半導体パッケージが得られる。

【0074】実施の形態3

次ぎに本発明の実施の形態3の半導体装置及びその製造方法につき図2(b)を参照して説明する。図2(b)は本発明の実施の形態3の半導体装置を示す断面図である。

【0075】図2(b)に示す半導体装置は、半導体チップ11と、チップ電極12の形成面上に敷設された保護樹脂層としての接着剤層22と、チップ電極12上に付設され、接着剤層22の表面上に露出するAuポール

バンプ21と、接着剤層22の表面に硬化したフラックス28を介して接着され、Auポールバンプ21に電気的に接続するインターポーラーとしての配線テープ23とを備えて構成される。半導体装置3を熱圧着により配線テープ23にボンディングし、樹脂モールドした半導体装置(BGA型半導体パッケージ)である。

【0076】製造に当たっては、まず、半導体ウエハ20(図1参照)を切断し半導体チップ11を個片に分離する。半導体チップ11の1個又は2個以上につき、Auポールバンプ21及び接着剤層22に熱硬化性フラックス28を塗布するか、又は、それらに対応する配線テープ23上に熱硬化性フラックス28を塗布する。次に、Auポールバンプ21を配線テープ23の銅配線24の一部を半田メッキして形成される半田メッキパッド29上に配置する。次に赤外線加熱法や熱風加熱法等により加熱し、一括リフロー処理をする。これにより、Auポールバンプ21を半田メッキパッド29に半田付けするとともに熱硬化性フラックス28を硬化させる。熱硬化性フラックス28を用いるのは、熱硬化性フラックス28硬化により、接着剤層22と配線テープ23を接合させるためである。したがって、接着剤層22は接着性のない保護樹脂層に代替えしても良い。

【0077】その後、半導体装置3が搭載された配線テープ23を樹脂モールド装置に移送し、金型に収め、配線テープ23の半導体装置3が接合された面を樹脂封止する。さらに、封止樹脂27を硬化させ、カバーレジスト50を形成し、半田ボール31を付設し、個々のパッケージにダイシングする。以上により図2(b)に示した半導体装置(BGA型半導体パッケージ)が得られる。

【0078】図2(b)には、シングルチップパッケージが示されるが、一パッケージ内に複数の半導体装置3を、並設し、マルチチップパッケージとしても良い。

【0079】また、次のように半導体ウエハ20上でプロセスを行うのも有効である。すなわち、半導体ウエハを切断する前に、半導体ウエハ20上のAuポールバンプ21及び接着剤層22に熱硬化性フラックス28を塗布するか、又は、それらに対応する配線テープ23上に熱硬化性フラックス28を塗布する。次に、Auポールバンプ21を半田メッキパッド29上に配置し、加熱してAuポールバンプ21を半田メッキパッド29に半田付けするとともに熱硬化性フラックス28を硬化させる。次に、半導体チップ11の外周に沿って切断し個片に分離する。この場合、半導体チップ11の各端面と、配線テープ23の各端面とがそれぞれ同一切面として同一平面で構成される半導体パッケージが得られる。

【0080】実施の形態4

次ぎに本発明の実施の形態4の半導体装置及びその製造方法につき図3を参照して説明する。図3は本発明の実施の形態4の半導体装置を示す断面図である。

【0081】実施の形態4の半導体装置は、複数の半導体装置3を、インターポーラー14に実施の形態2と同様にして実装し、半導体装置3の裏面に放熱ペースト30を介してヒートスプレッダー32を接合したマルチチップモジュールである。このような構成とすることにより放熱性の優れたマルチチップモジュールが得られる。また実施の形態3のように、熱硬化性フラックスを使用した一括リフローにより実装しても良い。その場合は、半田メッキパッドによりAuボールバンプ21を受けるようにし、熱硬化性フラックスによって保護樹脂層たる接着剤層22と銅箔41とを接合する。

【0082】実施の形態5

次ぎに本発明の実施の形態5の半導体装置及びその製造方法につき図4を参照して説明する。図4は本発明の実施の形態5の半導体装置を示す断面図である。

【0083】図4に示すように、実施の形態5の半導体装置は、インターポーラーとしてデバイスホール34が設けられた配線テープ33に半導体装置3を、実施の形態2と同様にして実装した一実施形態である。また実施の形態3のように、熱硬化性フラックスを使用した一括リフローにより実装しても良い。その場合は、半田メッキパッドによりAuボールバンプ21を受けるようにし、熱硬化性フラックスによって保護樹脂層たる接着剤層22と銅箔41とを接合する。図4に示すように、半導体装置3の周辺部では接着剤層22が配線テープ33に接着し、Auボールバンプ21が銅配線42上のAuメッキパッド36に接合し電気的接続をとっている。半導体装置3の中央部は、デバイスホール34によって露出している。実施の形態5の半導体装置によれば、配線テープ33にデバイスホール34が設けられているので、ボップコーン現象による配線テープ33と接着剤層22との界面の破壊が防がれる。デバイスホール34の範囲の半導体チップ11の表面は接着剤層22により樹脂封止されているので、半導体チップを配線テープに搭載後、改めてアンダーフィル等の保護樹脂を充填、付設等する必要はない。

【0084】実施の形態6

次ぎに本発明の実施の形態6の半導体装置及びその製造方法につき図5を参照して説明する。図5は本発明の実施の形態6の半導体装置及びその製造方法を説明するための工程断面図である。

【0085】図5(d)に示すように、実施の形態6の半導体装置は、半導体チップ11と、チップ電極12の形成面上に敷設された接着剤層22と、チップ電極12上に付設され、接着剤層22の表面上に露出するAuボールバンプ21とからなる半導体装置3と、接着剤層22の表面に接着され、一部をAuボールバンプ21に接合する銅配線42と、銅配線42を絶縁被覆するとともに選択的に開口し外部接続部を形成する絶縁被覆層たるカバーレジスト43とを備えて構成されている。外部端

子として半田ボール31を配設したBGAが型半導体パッケージである。なお、Auボールバンプ21は、銅配線42上のAuメッキパッド44と、Au-Auの金属接合を成している。

【0086】実施の形態6の半導体装置は、以下のようにして製造する。図5(a)に示すように、まず、銅箔41を用意する。例えば50μm厚の銅箔である。この銅箔41と半導体装置3とを接着剤層22を介して合わせ、実施の形態2と同様にして、ヒータプレートにより10真空雰囲気内で加熱、押圧する。それにより接着剤層22によって半導体装置3と銅箔41を接着し、Auボールバンプ21をAuメッキパッド44を介して銅箔41に接合させ電気接続を得る。このように、半導体チップ11と銅箔41とを接着剤層22を介して貼り合わせた後、銅箔41をリソグラフィ技術によって所定のパターンに形成し、銅配線42を得る。次に、銅配線42上に絶縁被覆層としてカバーレジスト43を塗布し、それを露光、現像によって開口し、半田ボール31を付設するための銅配線42のランド部を露出させる。最後に、そのランド部に半田ボール31を搭載し、リフローして付設する。以上の工程により実施の形態6の半導体装置(BGAが型半導体パッケージ)が完成する。

【0087】また、分離前の半導体装置3が形成された半導体ウエハ20(図1参照)と銅箔41とを接着剤層22を介して合わせて、加熱、押圧することにより接着剤層22による銅箔41への接着及びAuボールバンプ21による銅箔41への電気接続を行い、その後、銅箔41を配線パターンに形成し、さらにその後、半導体チップ11の外周に沿って半導体ウエハを切断し個片に分離するという方法も有効である。この場合、パッケージ外形サイズか半導体チップ11の外形サイズと等しいBGA型半導体パッケージが得られる。

【0088】また実施の形態3の要領で、熱硬化性フラックスを使用した一括リフローにより半導体装置3又は半導体装置3が多数構成された半導体ウエハ20を銅箔41に貼り合わせても良い。その場合は、半田メッキパッドによりAuボールバンプ21を受けるようにし、熱硬化性フラックスによって保護樹脂層たる接着剤層22と銅箔41とを接合する。

【0089】また、図6(a)に示すように、樹脂モールドし、封止樹脂27によって半導体装置3を封止しても良い。これにより半導体チップ11が保護される。

【0090】また、図6(b)に示すように、天井部と周壁部を有するヒートスプレッダー45の天井部の内面を半導体チップ11の裏面に放熱ペースト45を介して貼り合わせ、周壁部の下端をヒートスプレッダー固定用接着剤46により銅配線42及び銅配線42間に充填されたカバーレジスト43に接着する構成を採用しても良い。これにより、放熱性を高めることができる。

【0091】また、図7(a)に示しように、種類の異

なる半導体チップ11a、11bを備える半導体装置3a、3bを同一銅箔上に貼り付けて作製するマルチチップモジュールや、さらに、そのマルチチップモジュールを樹脂モールドし封止樹脂47によって半導体装置3a、3bを封止しても良い。これにより半導体チップ11が保護される。

【0092】実施の形態7

次ぎに本発明の実施の形態7の半導体装置及びその製造方法につき図8(a)を参照して説明する。図8(a)は本発明の実施の形態7の半導体装置を示す断面図である。

【0093】実施の形態7の半導体装置は、3つの半導体装置3c、3d、3eを備え、半導体装置3cの接着剤層22cが敷設された面の一部と、半導体装置3dの接着剤層22dが敷設された面の一部とが貼り合わされ、かつ、その貼り合わせ面で互いのAuボールバンプ21により電気的に接続され、同様に、半導体装置3eの接着剤層22eが敷設された面の一部と、半導体装置3dの接着剤層22dが敷設された面の一部とが貼り合わされ、かつ、その貼り合わせ面で互いのAuボールバンプ21により電気的に接続されて構成されるマルチチップモジュールである。半導体装置3cの接着剤層22cが敷設された面のうち、半導体装置3dとの接着面から外れた範囲及び、半導体装置3eの接着剤層22eが敷設された面のうち、半導体装置3dとの接着面から外れた範囲のそれぞれに、インターポーラ48を接着し、その範囲でそれぞれAuボールバンプ21をインターポーラ48のリードに接合させて実装される。半導体装置3dは、インターポーラ48に設けられた孔部51に挿入させる。また、図示する構造を樹脂封止して保護しても良い。

【0094】実施の形態8

次ぎに本発明の実施の形態8の半導体装置及びその製造方法につき図8(b) (c)を参照して説明する。図8(b)は本発明の実施の形態8の半導体装置を示す斜視図、(c)は(b)におけるA面の断面図である。

【0095】実施の形態8の半導体装置は、2つの半導体装置3f、3gを備え、半導体装置3gの接着剤層22gが敷設された面の一部と、半導体装置3fの接着剤層22fが敷設された面の全部とが貼り合わされ、かつ、図8(c)に示すように、その貼り合わせ面で互いのAuボールバンプ21により電気的に接続されて構成されるマルチチップモジュールである。半導体装置3gの接着剤層22gが敷設された面のうち、半導体装置3fとの接着面から外れた範囲(図の場合半導体装置3fの両側に存在する)に、インターポーラ(図示せず)を接着し、その範囲でAuボールバンプ21aをインターポーラのリードに接合させて実装させる。実施の形態7と同様の要領で、半導体装置3fは、そのインターポーラに設けられた孔部に挿入させる。さらに、樹脂封止し

て保護しても良い。

【0096】実施の形態9

次ぎに本発明の実施の形態9の半導体装置及びその製造方法につき図9を参照して説明する。図9は本発明の実施の形態9の半導体装置を示す断面図である。

【0097】実施の形態2と同様に配線テープ23上に半導体装置4をポンディングする。しかし、この半導体装置4は、実施の形態2に使用した半導体装置3と異なり、表裏にチップ電極が形成された半導体チップ5を備えて構成される。表のチップ電極12aと裏のチップ電極12bとは、アルミ配線49により互いに導通がとられている。実施の形態9の半導体装置は、このような半導体装置4を接着剤層22により貼り合わせながら4段積み重ね、かつ、上段の半導体装置4のAuボールバンプ21を下段の半導体装置4の裏面のチップ電極12bに接合し電気的接合をとったマルチチップモジュールである。実装密度が高く、接着剤層22により接合信頼性が高い。さらに、樹脂封止して保護しても良い。

【0098】以上のお出願の実施の形態の半導体装置の

20 製造方法では、ワイヤポンディング技術を応用したスタッズパンプ法によりパンプを形成したが、メッキ法を使用しても良い。その場合メッキパンプは、つぎの要領で形成される。すなわち、半導体ウエハ20上にレジストを塗布し、露光、現像して、チップ電極12上に開口部を有するレジストパターンを形成する。次に、メッキ法により、前記開口部内に金属を堆積させて、パンプを形成する。その後、レジストを除去する。このメッキ法は大量生産に向いている。スタッズパンプ法は多品種少量生産に向いている。スタッズパンプ法を使用するか、メッキ法を使用するかは生産量に応じて決める事となる。また、チップ上に形成されるパンプの材料は、Auに限らず、Cu、Pb-Sn等の材料としても良い。

【0099】実施の形態10

次ぎに本発明の実施の形態10の半導体装置及びその製造方法につき図10を参照して説明する。図10は本発明の実施の形態10の半導体装置を示す断面図である。

【0100】図10に示すように実施の形態10の半導体装置は、半導体装置3と、テープ基板52と、インターポーラ14とを備え、半導体装置3がテープ基板52を介してインターポーラ14に実装された半導体装置である。

【0101】このテープ基板52は、ポリイミドからなる絶縁フィルム53の表裏に所定パターンの銅配線54をリソグラフィ技術により形成したテープキャリア状配線テープである。絶縁フィルム53にはスルーホールが設けられ表裏の銅配線54の導通を可能にしている。テープ基板52の表面に形成された銅配線54上的一部にAuメッキパッド55が設けられている。テープ基板52の裏面に形成された銅配線54はそのランド部を除き50 カバーレジスト56で絶縁被覆されている。

【0102】テープ基板52の表面には、半導体装置3が接着剤層22によって接着されるとともにAuボールバンプ21によって電気的に接続する。Auボールバンプ21は、半導体チップ11のチップ電極12に付設されたもので、一端をチップ電極12に接合し、他端をAuメッキパッド55に接合している。接着剤層22は、半導体チップ11とテープ基板52の間を封止し、Auボールバンプ21をも封止して信頼性の高い実装を確保している。接着剤層22は、半導体チップ11の表面を保護する機能をも有する。テープ基板52の裏面の銅配線54のランド部には、半田ボール57が付設されている。この半田ボール57は、一端を銅配線54のランド部に接合し、他端をインターポーラー14上の半田メッキが施されてなる半田メッキパッド59に接合し、テープ基板52とインターポーラー14とを電気的に接続する。半田ボール57周囲のテープ基板52とインターポーラー14間には、硬化した熱硬化性フラックス58が充たされており、テープ基板52とインターポーラー14との接合を補強し、実装の信頼性を確保している。一方、半導体チップ11の裏面には放熱ペースト30が塗布され、これを介してヒートスプレッダー32が接着されている。

【0103】実施の形態10の半導体装置の製造に当たっては、以下のようにする。まず、実施の形態1において説明したように半導体装置3を作製する。次に、実施の形態2のようにして半導体装置3をテープ基板52の表面に熱圧着する。ここで、実施の形態3のように熱硬化性フラックスを使用した一括リフロー処理で実装しても良い。次に、テープ基板52の裏面のランド部に半田ボール57を付設する。次に、テープ基板52の裏面又はインターポーラー14のポンディング領域に熱硬化性フラックス58を塗布する。その後、半導体装置3が接着されたテープ基板52をインターポーラー14に搭載し、赤外線加熱法や熱風加熱法等により加熱し、一括リフロー処理をする。これにより、半田ボール57を半田メッキパッド59に半田付けとともに熱硬化性フラックス58を硬化させる。その後、半導体装置11の裏面及び、その周囲の半導体チップの裏面に放熱ペースト30を塗布しヒートスプレッダーを接着して実施の形態10の半導体装置をマルチチップパッケージとして完成させる。

【0104】従来のフリップチップ方式のBGA型半導体パッケージでは、半導体チップの200μmという非常に狭いパッドピッチに対応するため、インターポーラーとして高価なビルドアップBT基板を用いていた。しかし、実施の形態10の半導体装置によれば、安価にファインピッチを形成できるテープ基板52が半導体チップ11とインターポーラー14間に介在し、半導体チップ11のパッドピッチ（例えば200μm）より広いピッチ（例えば500μm）に拡大した外部端子たる半田ボ

ル57を裏面に配設しているので、インターポーラー14にファインピッチへの対応が要求されず、インターポーラー14としては安価な配線基板を使用することができる。テープ基板52自体安価であるため、トータルとしてもビルドアップBT基板を用いるより安価に半導体パッケージを構成することができる。

【0105】

【発明の効果】上述のように本発明は、半導体チップ上に電気的接合をするためのバンプと接着機能を有する接着樹脂を形成することで信頼性の高い接合を実現する高密度型半導体装置（以下HDP：high density package）を安価に製造することができるという効果がある。また、HDPを他のBGA基板等に装着し、半導体チップより大きいサイズのパッケージを製作する際、接着剤層がBGA基板等に接着し半導体チップと基板間を封止するため、樹脂を半導体チップと基板間に注入するアンダーフィル工程は不要となる。そのため、狭ピッチ化されたHDPを高い信頼性をもってインターポーラー等に実装可能になり、実装構造簡素化、実装の容易化、実装工数の削減、歩留まりの向上が図られ、実装信頼性の高いCSP等の半導体パッケージを製造することができるという効果がある。また、半導体チップ上に電気的接合をするためのバンプと接着機能を有する接着樹脂を形成することで信頼性の高い接合を実現することにより、実装後の交換が容易なり、高価な配線基板を無駄にせずに済むようになるという効果がある。さらに、半導体ウエハ上にインターポーラーを直に形成することにより、インターポーラー製造の工数及びインターポーラーの材料費の削減が図られ、各種半導体パッケージを安価に提供することができるという効果がある。また、HDPを複数用いて、部分的に貼り合わせたり、積層して貼り合わせることにより、高密度実装のマルチチップモジュールを高い信頼性をもって安価に提供することができるという効果がある。

【0106】また、ウエハ状態の半導体チップでバンプ形成、接着樹脂形成が行えるため、効率よく生産できるという効果がある。BGA基板等に装着する際、予め接着樹脂が形成されているため、熱圧着法又は熱硬化性フラックスと使用した一括リフロー処理により、電気的接合及びBGA基板等との接着が同時に実施でき、生産効率が良好であるという効果がある。また、バンプ形成にワイヤポンディング技術を適用することができるため、多品種少量生産に容易に対応することができるという効果がある。

【図面の簡単な説明】

【図1】 本発明の実施の形態1の半導体装置及びその製造方法を説明するための工程断面図である。

【図2】 (a)は本発明の実施の形態2の半導体装置を示す断面図である。(b)は本発明の実施の形態3の半導体装置を示す断面図である。

【図3】 本発明の実施の形態4の半導体装置を示す断面図である。

【図4】 本発明の実施の形態5の半導体装置を示す断面図である。

【図5】 本発明の実施の形態6の半導体装置及びその製造方法を説明するための工程断面図である。

【図6】 本発明の実施の形態6の半導体装置の応用例を示した断面図である。

【図7】 本発明の実施の形態6の半導体装置の他の応用例を示した断面図である。

【図8】 (a) は本発明の実施の形態7の半導体装置を示す断面図である。 (b) は本発明の実施の形態8の半導体装置を示す斜視図、(c) は (b) におけるA面の断面図である。

【図9】 本発明の実施の形態9の半導体装置を示す断面図である。

【図10】 本発明の実施の形態10の半導体装置を示す断面図である。

【図11】 従来の一例の半導体装置を示す断面図である。

【図12】 従来の一例の半導体装置及びその製造方法を説明するための工程断面図である。


【図13】 従来の一例の半導体装置及びその製造方法を説明するための断面図である。

【符号の説明】


10 3、4…半導体装置
5、11…半導体チップ
12…チップ電極
21…Au ポールバンプ
22 接着剤層
23…配線テープ
24…銅配線
25…絶縁フィルム

【図2】

(a)



(b)




【図1】


(a)




(b)




(c)




(d)



【図4】




【図3】




【図6】


(a)




(b)




【図5】




【図7】




【図8】




【図9】




【図10】



【図13】




【図11】




【図12】


(a)



(b)



(c)



(d)

